IC 74190
本条目存在以下问题，请协助改善本条目或在讨论页针对议题发表看法。
此条目包含过多行话或专业术语，可能需要简化或提出进一步解释。 (2022年1月10日)请在讨论页中发表对于本议题的看法，并移除或解释本条目中的行话。
此条目需要编修，以确保文法、用词、语气、格式、标点等使用恰当。 (2022年1月10日)请按照校对指引，帮助编辑这个条目。（帮助、讨论）
此条目没有列出任何参考或来源。 (2022年1月11日)维基百科所有的内容都应该可供查证。请协助补充可靠来源以改善这篇条目。无法查证的内容可能会因为异议提出而被移除。
IC 74190是TTL家族的一个集成电路IC，为可预设的BCD码计数器，共有16只接脚，其功用为：
脚8：需接逻辑0（假），也就是接地线。
脚16：需接逻辑1（真），也就是接电源线。
输入脚：
脚14：时序脉波（CLK）输入端，为正缘触发。
脚4（ENABLE），为逻辑1（真）时计数停止，为逻辑0（假）时则正常计数。
脚5（UP/DOWN），为逻辑0（假）时上数，为逻辑1（真）时下数。
脚11（LOAD），为逻辑0（假）时(QA,QB,QC,QD)=(A,B,C,D)，属异步载入状态，为逻辑1（真）时则正常计数。
脚15（A）、脚1（B）、脚10（C）、脚9（D）：在异步载入状态（LOAD=0）时，预设(A,B,C,D)的逻辑值。
输出脚：
脚3（QA）、脚2（QB）、脚6（QC）、脚7（QD）：主要输出端，QA表示1，QB表示2，QC表示4，QD表示8，上限为9（1001），9之前不会变10（1010），而是会回到0（0000）。
脚12（TC）：在上数到9或下数到0时输出逻辑1（真），否则输出逻辑0（假）。
脚13（RC）：平常都是逻辑1（真）输出，只有在计数器从9变0或0变9时，才会有短暂的逻辑0（假）输出。
内部结构
由4个正缘触发且具预设端（PR）与清除端（CLR）的JK正反器串联而成，每一级的Q与“UP/DOWN”做XNOR运算接到下一级的CK，所有JK正反器的J、K都接在一起，再加入NOT闸到“ENABLE”输入接脚，“LOAD”与A、B、C、D分别做OR闸运算接到四个正反器的清除端（CLR），并与A、B、C、D分别做蕴含闸运算接到四个正反器的预设端（PR）。
参见
| |||||||||||||||||
Text is available under the CC BY-SA 4.0 license; additional terms may apply.
Images, videos and audio are available under their respective licenses.
Cover photo is available under {{::mainImage.info.license.name || 'Unknown'}} license.
Cover photo is available under {{::mainImage.info.license.name || 'Unknown'}} license.
Credit:
(see original file).
