Intel Itanium
| Intel Itanium | ||
|---|---|---|
 Procesador Itanium | ||
| Información | ||
| Tipo | marca | |
| Desarrollador | Intel | |
| Fabricante |
| |
| Fecha de lanzamiento | Junio de 2001 | |
| Descontinuación | Actualidad | |
| Datos técnicos | ||
| Frecuencia de reloj de CPU | 733MHz — 1.73GHz | |
| Velocidad de FSB | 300MHz — 667MHz | |
| Conjunto de instrucciones | Itanium | |
| Número de núcleos | 1, 2 o 4 | |
| Núcleos | ||
| ||
| Se conecta a | ||
| Zócalo(s) |
| |
El Itanium, también conocido por su nombre en código Merced, fue el primer microprocesador de la arquitectura Intel Itanium (antes llamada IA64, creada por Hewlett-Packard y desarrollada conjuntamente por HP e Intel) que Intel lanzó al mercado. Aunque su lanzamiento inicialmente se planeó para 1998, no se produjo hasta mayo de 2001.
Este procesador se fabricaba utilizando un proceso de 180 nm y disponía de 32 KB de memoria caché de primer nivel (16 para datos y 16 para instrucciones), 96 KB de caché de segundo nivel integrada en el núcleo y 2 o 4 MB de caché de tercer nivel exterior al núcleo. Estaba disponible en versiones a 733 u 800 MHz.
La arquitectura del Itanium se diferencia drásticamente de las arquitecturas x86 y x86-64 usadas en otros procesadores de Intel. La arquitectura se basa en un explícito paralelismo a nivel de instrucción, con el compilador tomando decisiones sobre qué instrucciones deben ejecutarse en paralelo. Este acercamiento permite que el procesador ejecute hasta seis instrucciones por ciclo de reloj. A diferencia de otras arquitecturas superescalares, Itanium no precisa de hardware elaborado para seguir la pista de las dependencias de las instrucciones durante la ejecución paralela.
En el momento de su lanzamiento (junio de 2001), Itanium no era superior a los microprocesadores contemporáneos RISC y CISC. Compitió por el segmento bajo del mercado (de 4 CPUs para abajo) con los servidores basados en los procesadores x86, y en el segmento alto con las arquitecturas IBM POWER y Sun SPARC.
Intel reposicionó al Itanium para concentrarse en la gama alta y los ordenadores HPC, intentando duplicar el acertado esquema de mercado horizontal de los x86 (una sola arquitectura, múltiples vendedores de sistemas). Su éxito se limita a reemplazar a los sistemas PA-RISC y Alpha de HP y a los MIPS en los HPC de Silicon Graphics. POWER y SPARC permanecen fuertes, mientras que la arquitectura x86 de 32 bits crece en el espacio empresarial. Con las economías de escala alimentadas por su enorme base instalada, x86 es la arquitectura horizontal preeminente en el mercado empresarial. Intel y HP reconocen que Itanium no es competitivo y lo reemplazan por el Itanium 2 un año antes de lo planeado, en 2002. Solamente algunos miles de los Itanium se vendieron, debido a la disponibilidad limitada causada por baja producción, relativamente pobre rendimiento y alto coste. Sin embargo, esas máquinas eran útiles para desarrollar software para los Itanium 2. IBM creó un supercomputador basado en este procesador.[1]
| Nombre en código | proceso | lanzamiento | Frecuencia | Caché L2/ core |
Caché L3/ core |
Bus | dies/ dispositivo |
cores/ die |
Vatios/ dispositivo |
comentarios |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium | ||||||||||
| Merced | 180 nm | Junio de 2001 | 733 MHz | 96 KiB | 3 MiB* | 133 MHz | 1 | 1 | ? | caché L3 situada fuera de un die |
| 180 nm | Junio de 2001 | 900 MHz | 96 KiB | 4 MiB* | 133 MHz | 1 | 1 | ? | ||
Véase también
Text is available under the CC BY-SA 4.0 license; additional terms may apply.
Images, videos and audio are available under their respective licenses.
